## BEST AVAILABLE COPY

JP9213656 (A)

Patent number:

JP9213656

**Publication date:** 

1997-08-15

Inventor:

ISHIDA TOMOHIRO

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

H01L21/28; H01L21/28; H01L21/768

- european:

Application number:

JP19960017614 19960202


Priority number(s):

#### Abstract of JP9213656

titanium film and to bury a conductive layer in a high-aspect ratio open part with good accuracy by a method wherein a reaction preventive film is formed on the upper surface of the titanium film extending from the prescribed height of the sidewall of the open part to the upper surface of an interlayer insulating film. SOLUTION: A TiN film 10, which is a reaction preventive film, is selectively formed on the upper surface of an interlayer insulating film 3 and the upper part of the sidewall in the interior of a contact hole 4. Thereby, a Ti film 9 only being exposed in the interior of the hole 4 reacts with an Al film 12. Accordingly, the excessive eutectic reaction of the film 12 to the film 9 can be prevented from being generated. Moreover, as the existing part of the film 9, which reacts, is limited, the Ti film 9, which acts, can be controlled by controlling the film thickness of the film 9 situated at the part. Accordingly, a control of the eutectic reaction becomes possible and the hole can be filled

with the film 12 with good accuracy.

PROBLEM TO BE SOLVED: To enable a control of the eutectic reaction of an Al film to a



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

## (i2) 公開特許公報(A)

(11)特許出頭公開發号

## 特開平9-213656

(43)公開日 平成9年(1997)8月15日

(51) Int.CL*		裁別記号	庁内整理番号	ΡI						技術表示的
HOIL 2	:1/28	301		HOIL		21/28	301L			
	•						301R			
								301	T	•
									L	
2	71/768		審立語求	21/90			С			
_	-,			未菌求 請求導	•	OL	(全 7	頁)	最終質に統	
(21)出顯番号		<b>特顧平8-17614</b>		(71)出廢人 000006013 三菱電機株式会社						
(22)出版日		平成8年(1996) 2	(70)	sie ust:	書京京	汗代田		T=e	目2番3号	
			(72)発明者 石田 友弘 東京都千代田区丸の内二丁目2番3号 三 遊電機株式会社内							
				(74)	代理	人,弁理士	宫田	金銀	(5)	3名)


#### (54) 【発明の名称】 半導体装置およびその製造方法

#### (57)【要約】

【課題】 高アスペクト比開口部にA1膜11を埋め込む工程において、A1膜12とT1膜9との共晶反応を利用しているが、共晶反応の制御が斃しく埋め込みが不十分になる。

【解決手段】 T 1 膜9とA 1 膜12との間の一部分に、反応防止膜であるTiN膜10を形成した。

【効果】 Ti 膜9の一部分をTiN膜10で覆って共 晶反応させたので、共晶反応の制御が可能になり、関口 部へのA!膜11の辺め込み精度が向上する。



【特許請求の範囲】

【語求項1】 下部導管層の上層に層間絶縁膜が形成さ れ、前記層間絶縁膜に関口部が形成され、前記開口部に 導電体を坦め込んで前記下部導電層と電気的に接続され た上部導電層を備えた半導体装置において、前記上部導 管層が、前記第口部の底部から側壁の所定の高さにまで 形成されたチタンとアルミニウムまたはその合金との共 **温膜と、前記開口部の側壁の所定の高さから前記層間絶** 縁襞の上面にかけて下層から順に形成された第1のチタ ン膜と前記第1のチタン膜とアルミニウムまたはその台 10 金との共晶反応を防止する反応防止膜との補層膜と、前 記積層膜と前記共晶膜との上層に形成された第1のアル ミニウムまたはその台金漿とで構成されていることを特 徴とする半導体装置。

【論求項2】 反応防止機が、チタンの窒化膜、酸化膜 または鑑酸化膜であることを特徴とする請求項1記載の 半遊体装置。

【請求項3】 層間絶縁膜の上層には第2のチタン膜 が、開口部の底部に算出している下部導電層の表層部に はチタンシリサイド層がそれぞれ形成され、前記第2の チタン膜と前記チタンシリサイド麿との上層にはチタン 窒化膜が形成され、前記チタン窒化膜の上層に積層膜や よび共晶膜が形成されていることを特徴とする請求項1 または2記載の半導体装置。

【請求項4】 下部導管層の上層に層間絶縁膜を形成す る工程と、前記層間絶縁膜の所定の位置に関口部を形成 する工程と、前記開口部の内部を含む全面に第1のチタ ン膜を形成する工程と、前記関口部の側壁の所定の高さ から前記層間絶縁膜の上面にかけての前記第1のチタン 贈の上層に反応防止順を形成する工程と、前記第1のチー タン鰻と前記反応防止膜との上層に第2のアルミニウム またはその台金膜を形成する工程と、前記第2のアルミ ニウムまたはその合金膜の上層に第1のアルミニウムま たはその合金膜を形成すると同時に、前記関口部の底部 から側壁の所定の高さにまでチタンとアルミニウムまた はその合金膜との共晶膜を形成する工程とを備えた半導 体装置の製造方法。

【語求項5】 反応防止験が、チタンの窒化膜、酸化膜 または窒酸化膜であることを特徴とする請求項4記載の 半導体装置の製造方法。

【詰求項6】 第1のチタン膜、反応防止膜、第1のア ルミニウムまたはその台金膜および第2のアルミニウム またはその台金膜の形成方法が、スパッタ法であること を特徴とする請求項4または5記載の半導体装置の製造 方法。

【請求項7】 第1のチタン膜から第1のアルミニウム またはその台金鸌を形成するまでの全工程を、大気暴露 することなく連続的に行うことを特徴とする請求項4な いし6のいずれかに記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半準体装置及びその 製造方法に関し、特に層間絶縁膜に形成された開口部の 側壁に形成された導電層の構造とその製造方法に関する ものである。

[0002]

【従来の技術】半導体装置(特にLSI)の高集債化に 伴い、その内部配線が微細化して、各内部配線間の電気 的な接続に用いられる関口部(例えば、半導体基板とそ の上部に形成された導電層との接続孔であるコンタクト ホール)のアスペクト比は増大する一方である。

【0003】とのような高アスペクト比関口部(以下、 コンタクトホールと記す。)に対し、従来のスパッタ法 により導電層であるアルミニウムまたはその台金膜(以 下、A!膜と記す。〉を形成すると、図9に示すように コンタクトホール4の内部でA!膜13に段切れ14が 生じ、回路が正常に動作しないという問題があった。

【①①04】とのような問題を解決するために、高温ア ルミスパッタ技術が開発された。図12は、従来の高温 アルミスパッタ技術によりA!膜11が形成された半導 体装置の断面図である。図において、1は半導体基板 (以下、基板と記す。). 2は不純物鉱散層、3は層間 絶縁膜、4はコンタクトホール、5はチタン膜(以下、 Ti 膜と記す。)、6はチタンシリサイド層、7は窒化 チタン膜(以下、下,N購と記す。) 8はチタンとア ルミまたはその合金との共晶膜(以下、共晶膜と記 す。)、11はA1膜である。

【①①①5】また、従来の半導体装置の製造方法は、基 板1の主表面に不純物拡散層2と層間絶縁膜3とコンタ クトホール4とを形成した後、コンタクトホール4の内 部を含む全面にスパッタ法によりTi膜5とTiN膜7 とを形成する。次に熱処理を行い、コンタクトホール4 の底部に形成された丁!購5と基板1とを反応させ、チ タンシリサイド層6を形成した後、TiN膜7の上層に スパッタ法によりTi膜9とA!膜12とを形成する (図10参照)。

【0006】次に基板1を高温に加熱しながら全面にス パッタ法によりA!膜11を形成する。この時、A!膜 11 12は融点近くに触熱されているため液状化し始 40 める。また、同時にT: 膜9とA! 膜12とが共晶反応 を起こし、A1購11がこの反応に加担し始めると濡れ 怪が向上して移動しやすくなりコンタクトホール4に進 む(図11参照)。そして最終的にはコンタクトホール 4を埋め込み、表面はA1鎖11の表面張力により平坦 化されて、図12に示す形状となる。

【発明が解決しようとする課題】しかしながら、従来の 高温アルミスパッタ技術では、A!購12とTi購9と の共晶反応が少ないと、A1膜11がコンタクトホール 50 4へ進むまでに共晶反応が停止し、図13に示すように

コンタクトホール4の钽め込みが不完全となる。また、 共晶反応が過剰に進むと、AI膜11の大部分が共晶膜 8となり移動するA!膜11が少なくなり、かつ部分的 に共晶膜8が過剰になるとこれが壁となりA!膜11が コンタクトホール4に移動するのを妨げる。従って、図 1.4に示すようにコンタクトホールの埋め込みが不完全 となる。このように、共晶反応の制御が難しく錯度良く 坦め込みを行うことが困難であった。

【0008】との発明は、上記のような問題点を解決す るためになされたもので、高アスペクト比関口部に導管 10 圏を結度良く埋め込むことができる半導体装置の構造と その製造方法を提供することを目的とする。

#### [0009]

【課題を解決するための手段】この発明の請求項1に係 わる半導体装置は、下部導電層の上層に層間絶無機が形 成され、前記層間絶縁膜に開口部が形成され、前記開口 部に連貫体を埋め込んで前記下部導電層と電気的に接続 された上部導電層を備えた半導体装置であって、顔記上 部準電圧が、前記開口部の底部から側壁の所定の高さに まで形成されたチタンとアルミニウムまたはその合金と の共晶膜と、前記開口部の側壁の所定の高さから前記層 間絶縁膜の上面にかけて下層から順に形成された第1の チタン膜と前記第1のチタン膜とアルミニウムまたはそ の合金との共晶反応を防止する反応防止膜との積層膜 と、前記積層膜と前記共晶膜との上層に形成された第1 のアルミニウムまたはその合金膜とで構成されている。 【0010】との発明の語求項2に係わる半導体鉄置 は、諸求項1において、反応防止膜が、チタンの窒化 膜、酸化膜または窒酸化膜である。

【0011】との発明の請求項3に係わる半導体装置 は、 記求項1 または2 において、 層間絶縁膜の上層には 第2のチタン膜が、関口部の底部に露出している下部導 電層の表層部にはチタンシリサイド層がそれぞれ形成さ れ、前記第2のチタン膜と前記チタンシリサイド層との 上層にはチタン窒化膜が形成され、前記チタン窒化膜の 上層に積層膜および共晶膜が形成されている。

【①①12】この発明の語求項4に係わる半導体装置の 製造方法は、下部導電層の上層に層間絶縁膜を形成する 工程と、前記層間絶縁膜の所定の位置に関口部を形成す る工程と、前記開口部の内部を含む全面に第1のチタン 40 ホール4を形成する。 膜を形成する工程と、前記開口部の側壁の所定の高さか **ら前記層間絶繰膜の上面にかけての前記第1のチタン膜** の上層に反応防止膜を形成する工程と、前記第1のチタ ン膜と前記反応防止膜との上層に第2のアルミニウムま たはその台金膜を形成する工程と、前記第2のアルミニ ウムまたはその合金膜の上層に第1のアルミニウムまた はその台金膜を形成すると同時に、前記関口部の底部か ら側壁の所定の高さにまでチタンとアルミニウムまたは その合金膜との共晶膜を形成する工程とを備えている。

製造方法は、請求項4において、反応防止膜が、チタン の窒化膜、酸化膜または窒酸化膜である。

【① ① 1 4 】 この発明の語求項6に係わる半導体装置の 製造方法は、詰求項4または5において、第1のチタン 腹、反応防止膜、第1のアルミニウムまたはその合金膜 および第2のアルミニウムまたはその合金膜の形成方法 が、スパッタ法である。

【① ① 15】この発明の語求項7に係わる半導体装置の 製造方法は、請求項4ないし6のいずれかにおいて、第 1のチタン膜から第1のアルミニウムまたはその合金膜 を形成するまでの全工程を、大気暴寒することなく連続 的に行う。

#### [0016]

#### 【発明の実施の形態】

実施の形態 1.以下、本発明の実施の形態 1 について、 図面を参照して説明する。図1は、実施の形態1に係わ る半導体装置の断面図である。図において、1は下部導 医層である基板、2は不純物拡散層、3は層間絶縁膜、 4は不純物拡散層2の上方の層間絶繰膜3に関口された コンタクトホール、5は第2の丁1膜である丁1膜、6 はコンタクトホールの底部に形成されたT!膜(図示せ ず。)と基板1とが反応して形成したチタンシリサイド 層、7はT<sub>1</sub>N膜、8は共晶膜、9は第1のTi膜であ るTi膜、10は反応防止膜であるTiN膜、11は第 1のA!膜であるA!膜である。なおチタンシリサイド **層6はオーミックコンタクトを形成して基板1とA!膜** 11とのコンタクト性を良好にし、TiN膜7はコンタ クトホールの底部においてA!膜11と基板1との相互 作用による接合破壊を防止するためのバリア層であり、 30 共晶膜8は形成時にA!購11の濡れ性を向上させてコ ンタグトホール4への坦め込みを良くする。また、T! N膜10は共晶反応を防止する膜であれば酸化チタン膜 や室酸化チタン膜のいずれであってもよい。

【()()17] 図2~8および図1は、実施の形態1に係 わる半導体装置の製造方法を工程を追って順次示した半 導体装置の断面図である。

【①①18】図2に示すように、不純物拡散圏2が形成 されている基板1の主表面上に層間絶縁膜3を形成し、 次に不純物拡散層2の上方の層間絶縁膜3にコンタクト

【①①19】次に図るに示すように、コンタクトホール 4の内部を含む全面にスパッタ法によりTi膜5(膜厚 数10mm)とTiN膜?(膜厚数10~数100m m) とを形成する。

【0020】次に図4に示すように、熱処理(200~ 800℃)を行い、コンタクトホール4の底部に形成さ れたT!膜5と墓板1とを反応させ、チタンシリサイド 磨6を形成する。

【0021】次に図5に示すように、T1N膜7の上層 【0013】との発明の語求項5に係わる半導体鉄置の 50 にスパッタ法によりTi鸌9(膜厚敷10mm)を形成

する。

【0022】次に図6に示すように、T 1 膜9の上層に 通常スパッタ法によりTiN膜10を形成する。この時 通常スパッタ法は投差被覆性が不十分であるので、膜厚 を小さくすること(例えば5 n m以下)によりコンタク トホール4の内部では側壁の所定の高さ以上の上部のみ に成膜される。

【0023】次に図7に示すように、全面にスパッタ法により第2のA1膜であるA1膜12(膜厚数100nm)を形成する。

【0024】次に図8に示すように、甚板1を高温(約500℃)に加熱しながら全面にスパッタ法によりA1 膜11 (膜厚数100nm)を形成する。この時、A1 膜11は、A1膜12とTi膜9との共晶反応による添れ性の向上と加熱による液状化とによりコンタクトホール4に造み、最終的にはコンタクトホール4を埋め込み、表面はA1膜11の表面張力により平坦化されて、図1に示す形状となる。なお、TiN膜10が形成されているので、共晶反応は、コンタクトホール4側壁一定高さ以下の、Ti膜9が器出している部分のみで生じる 20 (共晶膜8)。

【0025】本実施の形態1における成膜条件を以下に示す。

#### T i 膜形成条件

DCパワー 数kW

プロセスガス Ar 数10SCCM

压力 数10<sup>-1</sup>Pa

TiN膜形成条件

DCパワー 数kW

プロセスガス Ar/N, 数10/数10SCCM

**圧力** 数10<sup>-1</sup>Pa

A 1 膜形成条件

DCパワー 数kW

プロセスガス Ar 数10SCCM

圧力 数 I 0<sup>-1</sup> P a

[0026]以上のように、反応防止験であるTiN膜10を層間絶縁機3の上面とコンタクトホール4内部の側壁の上部とに選択的に形成したので、コンタクトホール4内部の露出しているTi膜9のみがA!膜12と反応する。従って、過剰な共晶反応を防止できる。また反40応するTi膜9の存在部分が限定されているので、その部分のTi膜9の膜厚を割削する率により反応するTi置を割御できる。従って、共晶反応の副御が可能になりコンタクトホールをA!膜11で精度よく坦め込むことができる。

【0027】なお、T・膜5,9とTiN膜7との形成において通常スパッタ法では段差被覆性が不十分であるので、段差被覆性を改善するためにコリメーションスパッタ法を用いた。また、実施の形態1では本発明をコンタクトホールに用いたが、高アスペクト比関口部であれ 50

は、下層と上層との導電層間の接続孔であるヴィアホールについても同様に適応できる。

[0028]

【発明の効果】との発明の譲求項1に係わる半導体装置においては、開口部の側壁の所定の高さから層間絶縁膜の上面にかけての第1のチタン膜の上層に反応防止膜を形成しているので、チタンとアルミニウムまたはその台金との共晶反応の制御が可能になり、開口部への上部導管層の超め込み結度が向上する。

10 【0029】との発明の語求項2に係わる半導体装置に おいては、反応防止膜をチタンの窒化膜、酸化膜または 窒酸化膜としたので、共晶反応を完全に防止できる。

【0030】との発明の語求項3に係わる半導体鉄置においては、下部導電層とチタンとアルミニウムまたはその合金との共晶膜との間にチタンの窒化膜が形成されているので、下部導電層とアルミニウムとの相互反応を抑制して接合破壊を防止できる。

【① 031】この発明の語求項4に係わる半導体装置の 製造方法においては、関口部の側壁の所定の高さから層 関絶練膜の上面にかけての第1のチタン膜の上層に反応 防止膜を形成した後、チタン膜とアルミニウムまたはそ の合金との共晶反応を起こしているので、反応するT! 量の調御ができ、その結果共晶反応の副御が可能にな

り、開口部への上部導電層の超め込み精度が向上する。 【0032】この発明の語求項5に係わる半導体装置の 製造方法においては、反応防止膜をチタンの窒化膜、酸 化膜または窒酸化膜としたので、下層のチタン膜と上層 のアルミニウムまたはその合金膜との共晶反応を完全に 防止できる。

【0033】この発明の請求項6に係わる半導体装置の 製造方法においては、各膜をスパッタ法で形成したので、結度よく成膜できる。

【①①34】との発明の語求項7に係わる半導体装置の 製造方法においては、大気暴露することなく連続的に行 うので、各膜の表面に自然酸化膜が形成されない。従っ て、成膜反応や共晶反応が妨害されることがない。

【図面の簡単な説明】

【図1】 この発明の実施の形態1に係わる半導体装置 を説明するための新面図である。

【図2】 この発明の実施の形態1に係わる半導体装置の製造方法の一工程を説明するための断面図である。

【図3】 この発明の実施の形態1に係わる半導体装置の製造方法の一工程を説明するための断面図である。

【図4】 この発明の実施の形態1に係わる半導体装置の製造方法の一工程を説明するための断面図である。

【図5】 この発明の実施の形態1に係わる半導体装置の製造方法の一工程を説明するための断面図である。

【図6】 この発明の実施の形態1に係わる半導体装置の製造方法の一工程を説明するための断面図である。

【図7】 この発明の実施の形態1に係わる半導体装置

の製造方法の一工程を説明するための断面図である。

【図8】 この発明の実施の形態1に係わる半導体装置の製造方法の一工程を説明するための断面図である。

【図9】 従来例に係わる半導体装置を説明するための 断面図である。

【図10】 従来例に係わる半導体装置の製造方法の一工程を説明するための断面図である。

【図11】 従来例に係わる半導体装置の製造方法の一工程を説明するための断面図である。

【図12】 従来例に係わる半導体装置を説明するため\*10 膜 12 第2のA!膜。


\*の断面図である。


【図13】 従来例に係わる半導体装置を説明するための断面図である。


【図 14】 従来例に係わる半導体装置を説明するため の断面図である。

【符号の説明】

1 墓板、3 層間絶縁験、4 コンタクトホール、5 第2のT1機、6 チタンシリサイド層、7 T1N 腹、8 共晶験、10 TiN膜、11 第1のA! 腹、12 第2のA!腹。







(7)

特闘平9-213656

フロントページの続き

(51) Int.Cl.°

識別記号

FΙ HO1L 21/90 技術表示體所

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.